Ústav radioelektroniky. Pomocné obvody a základní periférie

Transcription

1 Ústav radioelektroniky Vysoké učení technické v Brně Pomocné obvody a základní periférie mikrokontrolérů Mikroprocesorová technika, přednáška č. 5 Ing. Frýza Tomáš, Ph.D. 14. října 2008

2 Obsah přednášky Funkce, struktura a provedení pomocných obvodů Napájení, hodinový signál, obvod reset Zámkové bity, propojky Vnitřní struktura a využítí základních periféríı Vstupně/výstupní port Čítač/časovač Watchdog časovač Způsoby připojení jednoduchých periferních zařízení Přímé připojení, maticové, pomocí pomocných obvodů Zdroje informací

3 Obsah přednášky Funkce, struktura a provedení pomocných obvodů Napájení, hodinový signál, obvod reset Zámkové bity, propojky Vnitřní struktura a využítí základních periféríı Vstupně/výstupní port Čítač/časovač Watchdog časovač Způsoby připojení jednoduchých periferních zařízení Přímé připojení, maticové, pomocí pomocných obvodů Zdroje informací

4 Pomocné obvody řídicí aplikace Není vždy nutné využívat výkonné mikrokontroléry. U jednoduchých aplikací postačí např. ATtiny12 (pouzdro PDIP8). Jednoduché řídicí aplikace s mikrokontroléry vyžadují (po hardwarové stránce) Zdroj napájení, Zdroj hodinového signálu, Resetovací obvod. Obrázek: Blokové zapojení řídicí aplikace

5 Pomocné obvody řídicí aplikace, pokračování Typ napájení závisí na mobilní/desktopové aplikaci Napájení z bateríı, z rozvodné sítě s transformací, z datových portů PC (RS-232, USB), pomocí solárních panelů,... Hodinový signál procesoru řídí časování AVR jádra. Od něho jsou odvozeny časovací signály pro všechny periférie (Flash, A/D převodník, I/O modul, čítač,...). Možnosti generování hodinového signálu Externí zdroj hodinového signálu na vstupním pinu XTAL1, Vnější RC oscilátor: RC oscilátor způsobuje nízkou časovou přesnost, Interní RC oscilátor: nízká časová přesnost; běžné hodnoty jsou 1, 2, 4 a 8MHz, závislost přesnosti oscilací na napětí, nejsou potřeba žádné externí součástky.

6 Pomocné obvody řídicí aplikace, dokončení Možnosti generování hodinového signálu, pokračování Interní hodinový generátor s externím krystalem: nejrozšířenější varianta; vstupy XTAL1 a XTAL2 představují vstup a výstup invertujícího zesilovače oscilátoru; vyžaduje jen dva kondenzátory (typické hodnoty od 12pF do 22pF). Obrázek: Externí krystal Zdroj hodinového signálu je vybrán na základě tzv. programovatelné propojky (viz. dále). Propojky je možné přeprogramovat. Pozn.: ATmega16 je dodáván s přednastaveným interním RC oscilátorem o frekvenci 1MHz.

7 Reset systému Přerušení reset má nejvyšší prioritu může přerušit již běžící obsluhy všech přerušení, nebo vykonávající program. Události vyvolávající reset systému Úroveň na resetovacím pinu mikrokontroléru je nižší než práh V P OT (Power-on reset threshold), Externí reset: přítomnost nízké úrovně na vstupu Reset Přetečení ochranného časovače watchdog (musí být povoleno), Napájecí napětí má nižší úroveň než práh VBOT (Brown-out reset threshold) (musí být povoleno), Reset pomocí JTAG rozhraní. Reset způsobí opětovný výkon programu od adresy 0x0000 (reset vektor) a slouží k nastavení mikrokontroléru do definovaného (známého) stavu, tj.: Všechny periférie (včetně watchdogu) jsou odpojeny, Všechny paralelní I/O porty jsou nastaveny jako vstupní, Všechna přerušení jsou vypnuta.

8 Generování externího resetu Procesory mají kromě vnitřního resetovacího obvodu, který je závislý na napájecím napětí, také externí resetovací obvod Pomocí tlačítka, Pomocí generátorů resetovacího signálu, kdy je napájecí napětí monitorováno a při jeho poklesu je generován reset impulz. Např.: FM1233A (Fairchild Semiconductor), ADM709 (Analog Devices),..., Ošetření stisku je hardwarově realizováno uvnitř mikrokontroléru, nebo unvitř externího generátoru. Obrázek: Tlačítko Obrázek: Externí generátor reset

9 Time-out reset period Po provedení resetu (opětovné nastavení MCU do definovaného stavu) se spustí zpožd ovací čítač. To umožní ustálení napájecího napětí před samotným výkonem programu. Zpoždění startu výkonu programu po resetu lze nastavit pomocí programovatelných propojek na hodnoty 0; 4,1ms; 65ms (viz. dále). Popis obrázku: Kanál 1: signál na pinu reset, Kanál 2: Výstupní pin portu B (periodické generování 0 a 1). Obrázek: Zpoždění po resetu

10 Obsah přednášky Funkce, struktura a provedení pomocných obvodů Napájení, hodinový signál, obvod reset Zámkové bity, propojky Vnitřní struktura a využítí základních periféríı Vstupně/výstupní port Čítač/časovač Watchdog časovač Způsoby připojení jednoduchých periferních zařízení Přímé připojení, maticové, pomocí pomocných obvodů Zdroje informací

11 Zámkové bity Zámkové bity umožňují uzamknout obsah pamětí Flash i EEPROM. Mikrokontroléry se zpravidla dodávají s nenaprogramovanými zámky. ATmega16 obsahuje tři typy zámků Základní zámek: umožňuje zakázat programovaní Flash i EEPROM, zákaz programování + zákaz verifikace (nelze číst program), nebo deaktivovat zámky (lze programovat, verifikovat), Zámek aplikační části Flash: omezeni použití instrukcí SPM (Store memory program), LPM (Load program memory) a ELPM (Extended load program memory) pro aplikační část Flash, Zámek bootovací části Flash: omezeni použití instrukcí SPM, LPM a ELPM pro bootovací část Flash.

12 Programovatelné propojky Programovatelné propojky (anglicky: fuse bits) upřesňují použití některých periferíı. ATmega16 obsahuje dva byty těchto propojek Povolení/zakázání ladění na čipu, použití rozhraní JTAG (programování + ladění aplikací), použití sériového programování, určení velikosti bootovací sekce ve Flash, volba start-up prodlevy, volba hodinového zdroje,... Fuse OCDEN JTAGEN SPIEN CKOPT EESAVE BOOTSZ1:0 BOOTRST BODLEVEL BODEN SUT1:0 CKSEL3:0 Popis funkce Povolení ladění přímo na čipu Povolení JTAG rozhraní Povolení sériového programování ISP Clock options Možnost uchování EEPROM dat i po smazání čipu Velikost bootovací sekce ve Flash (128 až slov) Vektory přerušení do bootovací sekce Výběr úrovně detekce výpadku napájení (brown-out) Povolení detekce výpadku napájení Výběr start-up prodlevy (0; 4,1ms, 65ms) Výběr zdroje hodinového signálu

13 Bootovací část paměti Flash Programová pamět Flash je rozdělena na dvě části Aplikační část (anglicky: Application section): k uložení aplikace, která se má vykonávat, Bootovací část (anglicky: Boot loader section): zde může být uložen program, který umožňuje přeprogramování aplikační (i bootovací) části Flash, Každá část má odlišnou úroveň zabezpečení, protože existují dvě nastavení zámkových bitů. Velikost bootovací části je nastavitelná pomocí propojky BOOTSZ1:0 na hodnoty 128, 256, 512 nebo pamět ových slov. Je možnost přesunout vektory přerušení do bootovací části.

14 Obsah přednášky Funkce, struktura a provedení pomocných obvodů Napájení, hodinový signál, obvod reset Zámkové bity, propojky Vnitřní struktura a využítí základních periféríı Vstupně/výstupní port Čítač/časovač Watchdog časovač Způsoby připojení jednoduchých periferních zařízení Přímé připojení, maticové, pomocí pomocných obvodů Zdroje informací

15 I/O (paralelní) port I/O port obsahuje vstupně/výstupní piny, které zajišt ují komunikaci s externím světem. Jsou to nejvšestranější I/O zařízení mikrokontroléru. Počty pinů korespondují s použitím mikrokontroléru: 4 I/O piny (RS08KA, Freescale), 6 I/O pinů (ATtiny12, Atmel), 32 I/O pinů (ATmega16, Atmel), 48 I/O pinů (ATmega103, Atmel),... U mikrokontrolérů AVR jsou ke každému obousměrnému I/O portu asociovány 3 I/O (řídicí) registry Směrový registr DDRx (Data Direction Register), Datový (výstupní) registr PORTx (Data Register), Vstupní piny PINx (Port Input Pins), Např. u ATmega16, který obsahuje 4 I/O porty, jsou to: DDRA,...,DDRD, PORTA,...,PORTD, PINA,...,PIND.

16 Řídicí registry I/O portů Obrázek: Řídicí registry I/O portů

17 Ovládání I/O portu Směrový I/O registr DDRxn (x=a,b,c,d; n=0,1,...,7) Hodnota 0 pin je definován jako vstupní, Hodnota 1 pin je definován jako výstupní, V každém I/O portu je možné libovolně kombinovat vstupní/výstupní piny. Směr komunikace pinu lze bezprostředně měnit bez ohledu na ostatní (např. instrukce SBI, CBI). Výstupní I/O registr PORTxn V případě definovaného výstupního pinu, udává hodnota bitu v registru logickou úroveň na pinu. Hodnota 1 (DDRxn=1) pin je na vysoké úrovni, apod., V případě vstupního pinu, udává hodnota bitu v registru aktivaci/deaktivaci pull-up rezistoru. DDRxn PORTxn I/O Popis funkce 0 0 Vstupní Vysoká impedance 0 1 Vstupní Aktivace pull-up rezistoru 1 0 Výstupní Nízká úroveň 1 1 Výstupní Vysoká úroveň

18 Ovládání I/O portu, pokračování Vstupní I/O registr PINxn Hodnota 0 nebo 1 korespondující s úrovní signálu na vstupu, Kopírují se zde také data zapsaná do výstupního registru PORTxn! Každý pin obsahuje přepět ovou ochranu (omezující diody) a možnost připojení pull-up rezistoru. Většina I/O pinů umožňuje kromě klasické I/O komunikace také alternativní funkci. Konkrétní piny jsou tak využívány interními perifériemi. Tabulka: Některé alternativní funkce I/O pinů Pin Alternativa Popis funkce PA7:0 ADC Vstup 10bitového AD převodníku (8 kanálů) PB7:4 SPI Sériová komunikace pomocí SPI PC5:2 JTAG Programovací/ladicí rozhraní JTAG PC1:0 TWI Dvouvodičová sběrnice I2C PD2 INT0 Zdroj externího přerušení 0 PD1:0 USART Vstup/výstup sériové komunikace USART

19 Zapojení jednoho I/O pinu Obrázek: Funkční schéma jednoho I/O pinu (není zakreslen pull-up, přepět ová ochrana, alternativní funkce, synchronizace vstupu)

20 Způsoby nastavení jednotlivých I/O pinů v JSA Pomocí instrukcí sbi (Set bit in I/O register) a cbi (Clear bit in I/O register) sbi ddrb,0x03 ; definice výstupního pinu PB3 sbi ddrb,ddb3 ; definice výstupního pinu PB3 Konstanta DDB3 = 3 určuje index bitu v registru DDRB. Definováno v definičním souboru (m16def.inc). Pomocí kombinace instrukcí ldi (Load immediate) a out (Out port) ldi r16,0b ; definice výstupního pinu PB3 out ddrb,r16 ldi r16,(1<<ddb3) ; definice výstupního pinu PB3 out ddrb,r16 Operace << realizuje bitový posun doleva.

21 Způsoby nastavení jednotlivých I/O pinů v jazyce C Směrový registr DDRB = 0b ; // definice výstup. pinu PB3 DDRB = (1<<DDB3) ; // definice výstup. pinu PB3 Konstanta DDB3 = 3 definována v hlavičkovém souboru (iom16.h), Operace realizuje logický součet. Vstupní, výstupní registry PORTB = (1<<PB7) (1<<PB0) ; // PB7 = PB0 = 1 PORTB = PIND ; // kopírování vstupu na výstup

22 Funkce interního čítače/časovače Každý mikrokontrolér obsahuje periférii umožňující odečítat čas (časovač, anglicky: timer), příp. načítat vstupní pulsy (čítač, anglicky: counter). Toho lze využít k jednoduchým aplikacím Měření krátkých intervalů, periodické spouštění funkce, Konstrukce jednoduchých frekvenčních čítačů,... Obě funkce využívají registr(y), jehož obsah se inkrementuje pomocí hodinového, příp. externího signálu. Lze tak využít 8, 16 bitové čítače/časovače.

23 actual placement of I/O pins, refer to Pinout ATmega16 on page 2. CPU accessible I/O Registers, including I/O bits and I/O pins, are shown in bold. The device-specific I/O Register and bit locations are listed in the 8-bit Timer/Counter Register Description on Blokové schéma 8bitového čítače/časovače 0 page 83. Figure bit Timer/Counter Block Diagram TCCRn count clear direction Control Logic clk Tn Clock Select TOVn (Int.Req.) BOTTOM TOP Edge Detector Tn DATABUS Timer/Counter TCNTn = 0 = 0xFF ( From Prescaler ) OCn (Int.Req.) = Waveform Generation OCn OCRn The Timer/Counter (TCNT0) and Output Compare Register (OCR0) are 8-bit registers. Interrupt request (abbreviated to Int.Req. in the figure) signals are all visible in the Timer Interrupt Flag Register (TIFR). All interrupts are individually masked with the Timer Interrupt Mask Register (TIMSK). TIFR and TIMSK are not shown in the figure since these registers are shared by other timer units. The Timer/Counter can be clocked internally, via the prescaler, or by an external clock source on the T0 pin. The Clock Select logic block controls which clock source and edge the Timer/Counter uses to increment (or decrement) its value. The Timer/Counter is Obrázek: Blokové schéma čitače/časovače 0 (označení n udává číslo čítače)

24 Blokové schéma 8bitového čítače/časovače 0 Čítač/časovač 0 je 8bitový registr schopen inkrementovat (dekrementovat) svou hodnotu. K č/č 0 lze přistupovat pomocí registrů TCNT0 (Timer/Counter0) - datová hodnota čítače/časovače 0, OCR0 (Output Compare Register) hodnota pro neustálé porovnávání s TCNT0, TCCR0 (Timer/Counter Control Register) řídicí registr. Např. nastavení hodnoty předděličky. Možnost generování přetečení Při přetečení č/č (dosažení maximální hodnoty a znovu návrat k 0), Při rovnosti hodnoty datového registru s komparačním.

25 Definitions Many register and bit references in this document are written in general form. A lower case n replaces the Timer/Counter number, in this case 0. However, when using the register or bit defines in a program, the precise form must be used i.e., TCNT0 for Čítač/časovač accessing Timer/Counter0 0, funkce counter value časování, and on. čítání Timer/Counter Clock Sources Counter Unit The definitions in Table 37 are also used extensively throughout the document. Table 37. Definitions Vnitřní signály BOTTOM The counter reaches the BOTTOM when it becomes 0x00. count: MAX inkrementace The counter reaches nebo its MAXimum dekrementace when it becomes 0xFF obsahu (decimal 255). registru TOP The counter reaches the TOP when it becomes equal to the highest TCNT0, value in the count sequence. The TOP value can be assigned to be the direction: fixed výběr value 0xFF mezi (MAX) inkrementací or the value stored in athe dekrementací, OCR0 Register. The assignment is dependent on the mode of operation. clear: nulování všech obsahu TCNT0, The Timer/Counter can be clocked by an internal or an external clock source. The clock clkt 0 hodinový signál č/č 0, source is selected by the clock select logic which is controlled by the clock select BOTTOM (CS02:0) bits located signalizace in the Timer/Counter dosažení Control Register minimální (TCCR0). For hodnoty details on clock sources and prescaler, see Timer/Counter0 and Timer/Counter1 Prescalers on 0x00, TOP page 87. signalizace dosažení nejvyšší hodnoty čítání 0xff nebo hodnoty The main part vof komparačním the 8-bit Timer/Counter registru the programmable OCR0. bi-directional counter unit. Figure 28 shows a block diagram of the counter and its surroundings. Figure 28. Counter Unit Block Diagram DATA BUS TOVn (Int. Req.) Clock Select TCNTn count clear direction Control Logic clk Tn Edge Detector Tn ( From Prescaler ) BOTTOM TOP Signal description (internal signals): Obrázek: Funkce čítání čítače/časovače count Increment or decrement TCNT0 by 1. direction Select between increment and decrement. clear Clear TCNT0 (set all bits to zero). clk Tn Timer/Counter clock, referred to as clk T0 in the following.

26 Čítač/časovač 0, funkce časování, čítání Č/č 0 může být řízen vnitřním zdrojem hodinového signálu (lze zpomalit pomocí předděličky), nebo externím signálem přes pin T0. Tabulka: Nastavení předděličky čítače/časovače 0 (TCCR0) CS02:CS00 Popis 0b000 Hodinový signál odpojen. Čítač/časovač 0 nepracuje 0b001 f CP U 0b010 f CP U /8 0b011 f CP U /64 0b100 f CP U /256 0b101 f CP U / b110 Externí zdroj řídicího signálu, reakce na sestupnou hranu 0b111 Externí zdroj řídicího signálu, reakce na náběžnou hranu Doba přetečení 8bitového časovače t OV F = 1 N je hodnota předděličky. f CP U N 2 8, kde

27 Timer/Counter Timing Diagrams operation. The figure shows the count sequence close to the MAX value in all modes The other Timer/Counter than phase correct is a PWM synchronous mode. design and the timer clock (clk T0 ) is therefore shown as a clock enable signal the following figures. The figures include information on Figure when 34. Interrupt Timer/Counter Flags are Timing set. Figure Diagram, 34 contains Prescaling timing data for basic Timer/Counter Význam předděličky operation. The figure shows hodinového the count sequence close to the MAX signálu value in all modes other than phase correct PWM mode. clk Figure I/O 34. Timer/Counter Timing Diagram, no Prescaling clk Tn (clk clk I/O /1) I/O TCNTn clk Tn MAX - 1 MAX BOTTOM BOTTOM + 1 (clk I/O /1) TOVn TCNTn MAX - 1 MAX BOTTOM BOTTOM + 1 Figure TOVn35 shows the same timing data, but with the prescaler enabled. Figure 35. Timer/Counter Timing Diagram, with Prescaler (f clk_i/o /8) Figure 35 shows the same timing data, but with the prescaler enabled. clk I/O Figure 35. Timer/Counter Timing Diagram, with Prescaler (f clk_i/o /8) clk Tn (clk clk I/O /8) I/O TCNTn clk Tn MAX - 1 MAX BOTTOM BOTTOM + 1 (clk I/O /8) TOVn TCNTn MAX - 1 MAX BOTTOM BOTTOM + 1 Figure TOVn36 shows the setting of OCF0 in all modes except CTC mode. Obrázek: Rozdíl mezi rychlostí čítání bez předděličky a při N = 8 Figure 36 shows the setting of OCF0 in all modes except CTC mode.

28 priority over) all counter clear or count operations. The counting sequence is determined by the setting of the WGM01 and WGM00 bits Čítač/časovač located 0, in the funkce Timer/Counter Control porovnávání Register (TCCR0). There are close connections (komparace) between how the counter behaves (counts) and how waveforms are generated on the Output Compare output OC0. For more details about advanced counting sequences and waveform generation, see Modes of Operation on page 76. The Timer/Counter Overflow (TOV0) Flag is set according to the mode of operation Obsah registru selected by OCR0 the WGM01:0 jebits. neustále TOV0 can be used for porovnáván generating a CPU interrupt. s TCNT0. Output Compare Unit The 8-bit comparator continuously compares TCNT0 with the Output Compare Register Jestliže se obsahy (OCR0). Whenever obou TCNT0 equals registrů OCR0, the comparator rovnají, signals a match. lze A match generovat will set the Output Compare Flag (OCF0) at the next timer clock cycle. If enabled (OCIE0 = 1 and Global Interrupt Flag in SREG is set), the Output Compare Flag generates an output compare interrupt. je řádně The OCF0 Flag povoleno). is automatically cleared when the interrupt přerušení (pokud is executed. Alternatively, the OCF0 Flag can be cleared by software by writing a logical one to its I/O bit location. The waveform generator uses the match signal to generate an Komparace output lzeaccording snadno to operating využít mode set by the ke WGM01:0 generování bits and Compare Output signálů, např. mode (COM01:0) bits. The max and bottom signals are used by the waveform generator for handling the special cases of the extreme values in some modes of operation (See pulsně šířkovou Modes of Operation modulaci on page 76.). (PWM - Pulse Width Modulation). Figure 29 shows a block diagram of the output compare unit. Figure 29. Output Compare Unit, Block Diagram DATA BUS OCRn TCNTn = (8-bit Comparator ) OCFn (Int.Req.) top bottom FOCn Waveform Generator OCn WGMn1:0 COMn1:0 2466M AVR 04/06 Obrázek: Funkce porovnávání čítače/časovače 73

29 Čítač/časovač 0, funkce generováni PWM Informace je PWM signálem přenášena proměnnou střídou obdélníkového signálu. Princip činnosti Přetečení Figure 32. Fast časovače: PWM Mode, vysoká Timing úroveň Diagramgenerovaného signálu (začátek periody), OCRn Interrupt Flag Set Při rovnosti registrů TCNT0 a OCR0: nízká úroveň (lze spouštět přerušení). OCRn Update and TOVn Interrupt Flag Set TCNTn OCn (COMn1:0 = 2) OCn (COMn1:0 = 3) Period The Timer/Counter Overflow Flag (TOV0) is set each time the counter reaches MAX. If the interrupt Obrázek: is enabled, Funkce the interrupt generování handler signálu routine can PWM be used for updating the compare value. In fast PWM mode, the compare unit allows generation of PWM waveforms on the OC0

30 Obvod watchdog Obvod watchdog je bezpečnostní časovač. Jeho význam je vyvolat reset (a tím i znovu-nastartování) mikrokontroléru v případě, že se procesor ztratí, příp. nevykonává program, který by měl. K resetu (generování krátkého pulzu) dojde v případě přetečení watchdog časovače. Opět se provádí zpoždění výkonu programu (Time-out period). Watchdog má oddělený hodinový systém, jehož frekvence je závislá na napájení; V CC =5V f W DT =1MHz. Běžný chod programu: program opakovaně znovunačítá, příp. resetuje stav časovače a tím nedojde k přetečení jeho hodnoty. V případě ztráty programu, zacyklení, apod. dojde k přetečení a k vyvolání resetu.

31 tchdog Timer is clocked from a separate On-chip Oscillator which runs at 1 is is the typical value at V CC = 5V. See characterization data for typical values at C levels. Watchdog By controlling the periférie Watchdog Timer prescaler, the Watchdog Reset can be adjusted as shown in Table 17 on page 43. The WDR Watchdog Reset tion resets the Watchdog Timer. The Watchdog Timer is also reset when it is and when a Chip Reset occurs. Eight different clock cycle periods can be to determine the reset period. If the reset period expires without another g Reset, the ATmega16 resets and executes from the Reset Vector. For timing n the Watchdog Reset, refer to page 41. nt unintentional disabling of the Watchdog, a special turn-off sequence must be when the Watchdog is disabled. Refer to the description of the Watchdog Timer Register for details. 1. Watchdog Timer Funkce watchdog časovače je běžně vypnuta, tj. není potřeba se obávat nechtěného resetu systému. Povolení generace resetu MCU a nastavení předděličky je řízeno řídicím registrem WDTCR (Watchdog Timer Control Register). WATCHDOG OSCILLATOR Tabulka: Rychlost čítání watchdogu (WDTCR) Obrázek: Struktura Watchdogu 2466M AVR 04/06 WDP2:WDP0 Přetečení (V CC =5V) 0b000 16ms 0b001 33ms 0b010 65ms 0b ms 0b ms 0b ms 0b110 1s 0b111 2,1s

32 Ukázka využití watchdogu v jazyce C Popis aplikace Aplikace čeká na stisk tlačítka na pinu PD0, Poté se povoĺı watchdog, nastaví se nejdelší doba přetečení (cca 2,1s) a rozsvítí se včechny LED diody na portu B, Z nekonečné smyčky se vyskočí až po přetečení watchdog časovače. Použité příkazy/instrukce wdr - nulování watchdogu, Watchdog Reset.

33 Ukázka využití watchdogu v jazyce C #include <avr/io.h> int main( void ) { DDRD = 0x00 ; DDRB = 0xff ; PORTB = 0xff ; // hlavičkový soubor pro mikrokontrolér ATmega16 // deklarace vstupního portu D // deklarace výstupního portu B // zhasnutí všech LED diod loop_until_bit_is_clear( PIND, 0 ) ; // zacyklení dokud není stisknuto tlačítko PD0 WDTCR = (1<<WDE) (1<<WDP2) (1<<WDP1) (1<<WDP0) ; // povolení watchdog časovače a nastavení // doby čekání na cca 2,1s asm( "wdr" ) ; // reset stavu časovače watchdog PORTB = 0x00 ; // rozsvícení všech LED diod } while( 1 ) ; // nekonečná smyčka

34 Obsah přednášky Funkce, struktura a provedení pomocných obvodů Napájení, hodinový signál, obvod reset Zámkové bity, propojky Vnitřní struktura a využítí základních periféríı Vstupně/výstupní port Čítač/časovač Watchdog časovač Způsoby připojení jednoduchých periferních zařízení Přímé připojení, maticové, pomocí pomocných obvodů Zdroje informací

35 Připojení externích periféríı Připojení externích periféríı (tlačítko, LED, klávesnice,...) je obecně možné realizovat třemi způsoby 1) Přímé připojení: jeden I/O pin je využit k připojení jednoho jednoduchého zařízení (tlačítko, LED,...), 2) Maticové uspořádání: několik jednoduchých zařízení je uspořádáno do matice, což snižuje počet potřebných I/O pinů (maticová klávesnice), 3) Pomocí pomocných obvodů: externí zařízení pracuje nezávisle na řídicím mikrokontroléru. V případě události generuje požadavek na přerušení, které zajistí načtení/vyslání potřebných dat.

36 Jednoduché ošetření zákmitů mechanického tlačítka Při sepnutí mechanického tlačítka dochází k zákmitům (nechtěné impulsy způsobující nekorektní výkon programu). Tyto zákmity je nutné vždy ošetřit! Možný způsob ošetření: Při stisku i uvolnění tlačítka je volána funkce realizující zpoždění, Po stisku se testuje, zda již bylo tlačítko uvolněno, teprve pak se pokračuje ve výkonu programu, V rámci první zpožd ovací smyčky (tj. při sepnutí) je možné realizovat pípnutí reproduktoru, apod. (Pípnutí je reprezentováno vysíláním obdélníkového signálu o určité frekvence).

37 Použití maticové klávesnice Maticová klávesnice 4 4 využívá jeden I/O port 4 piny jsou definovány jako vstupní (např. PB3-PB0), 4 piny jsou výstupní (např. PB7-PB4). Zjištění stisknuté klávesy se provádí tzv. skenováním klávesnice, kdy jsou ve čtyřech krocích vyslány hodnoty na výstupní piny 1) PB7:4 = 0b1110, 2) PB7:4 = 0b1101, 3) PB7:4 = 0b1011, 4) PB7:4 = 0b0111. Po každém kroku se skenují vstupní piny. Pokud je některý roven 0, bylo stisknuto příslušné tlačítko.

38 Obsah přednášky Funkce, struktura a provedení pomocných obvodů Napájení, hodinový signál, obvod reset Zámkové bity, propojky Vnitřní struktura a využítí základních periféríı Vstupně/výstupní port Čítač/časovač Watchdog časovač Způsoby připojení jednoduchých periferních zařízení Přímé připojení, maticové, pomocí pomocných obvodů Zdroje informací

39 Zdroje informací Matoušek, D. Práces mikrokontroléry ATMEL AVR; ATmega16. Ben technická literatura, Praha, 2006, ISBN Barnett, R., O Cull, L., Cox, S. Embedded C Programming and the Atmel AVR, 2e. Thomson Delmar Learning, New York, 2007, ISBN Barnett, R., O Cull, L., Cox, S. Embedded C Programming and the Atmel AVR, 2e. Thomson Delmar Learning, New York (USA), 2006, ISBN Gadre, D.V. Programming and Customizing the AVR Microcontroller. McGraw Hill, New York (USA), 2001, ISBN X.

40 Zdroje informací Atmel Corporation. AVR Assembler User Guide, (říjen 2007). DOC1022.PDF Atmel Corporation. ATmega16, (říjen 2007). asp?part_id=2010 C library for use with GCC on AVR. AVR Libc Home Page, (říjen 2007).