6. Cache & Virtual Memory Computer Architecture and Organizations

Transcription

1 6. Cache & Virtual Memory Computer Architecture and Organizations

2 การออกแบบหน วยความจา หน งในข อท ยากต อการออกแบบระบบคอมพ วเตอร ค อการจ ดการก บ หน วยความจา หน วยความจ าของคอมพ วเตอร ม ความหลากหลายและแตกต างก นมาก ม หลาย ชน ด หลายเทคโนโลย ม ความแตกต างทางด านประส ทธ ภาพและราคา และไม ม เทคโนโลย ใด ท เป นคาตอบท ด ท ส ดของการออกแบบหน วยความจา การออกแบบหน วยความจ าท ด แบบหน งค อการแบ งหน วยความจ าของ คอมพ วเตอร ออกเป นช นๆ (Hierarchy) หน วยความจาภายใน (Internal) ท ซ พ ย สามารถเข าถ งข อม ลได โดยตรง หน วยความจาภายนอก (External) ท ซ พ ย สามารถเข าถ งได โดยผ าน I/O module จ ดม งหมายของการออกแบบหน วยความจาค อ ออกแบบอย างไรให ม ราคาถ กท ส ด และจะต องม ความเร วในระด บท พอร บได COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 2

3 ระด บช นของหน วยความจา 1. Volatile cache memory หน วยความจาขนาดเล ก ม ความเร วส ง ราคา แพงมาก และเป นหน วยความจาแบบลบเล อนได 2. RAM หน วยความจาขนาดกลาง ม ความเร วปานกลาง ราคาปานกลาง และ เป นหน วยความจาแบบลบเล อนได 3. Nonvolatile memory หน วยความจาขนาดใหญ ม ความเร วต า ราคาถ ก และเป นด สก เก บข อม ลท เป นแบบไม ถ กลบเล อน COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 3

4 6.1 Cache COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 4

5 Cache ในระบบคอมพ วเตอร ถ าส วนของโปรแกรมหร อข อม ล ท ก าล งท างานหร อ ก าล งถ กเร ยกใช งานอย ในหน วยความจ าท ม ขนาดเล ก และความเร วส ง ค าเฉล ยใน การเข าถ งข อม ลก จะลดลง หน วยความจาแคชจะถ กจ ดวางไว ระหว างซ พ ย และหน วยความจาหล ก เวลาท ใช ในการเข าถ งข อม ลท อย ในหน วยความจ าแคชจะม ความเร ว มากกว าเวลาท ใช ในการเข าถ งข อม ลท อย ในหน วยความจาหล กประมาณ 5-10 เท า หน วยความจ าแคชเป นส วนหน งในล าด บช นของหน วยความจ าท ม ความเร วท ส ดและม ความเร วท ใกล เค ยงก บซ พ ย COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 5

6 Classic cache COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 6

7 Modern cache COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 7

8 ความค ดข นพ นฐานของการจ ดการภายในหน วยความจาแคช ค อการเก บคาส งหร อข อม ลท ถ กเร ยกใช งานบ อยๆ ลงในแคช ท าให ค าเฉล ยของการเข าถ งข อม ลม ค าใกล เค ยงก บเวลาในท ใช ในการ เข าถ งข อม ลซ พ ย แม ว าแคชจะเป นส วนประกอบย อยท ม ขนาดเล กของหน วยความจ าใน ระบบคอมพ วเตอร แต โปรแกรมหร อข อม ลท เร ยกใช งานส วนใหญ ก ถ กเก บไว ในส วน น COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 8

9 การทางานข นพ นฐานของหน วยความจาแคช เร ม ได ร บแอดเดรสของ ข อม ลจากซ พ ย ข อม ลอย ในแคช? พบ นาข อม ลเข าส ซ พ ย ไม พบ เข าถ งหน วยความจาหล ก ท ม ข อม ลท ต องการ จ ดท ว างในแคชเพ อใส ข อม ล จากหน วยความจาหล ก โหลดข อม ลจาก หน วยความจาหล กส แคช นาข อม ลท พบ เข าส ซ พ ย ส นส ด COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 9

10 6.2 การออกแบบหน วยความจาแคช COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 10

11 ประส ทธ ภาพการทางานของแคช ว ดได จาก อ ตราการพบข อม ล (Hit ratio) เม อซ พ ย ต องการน าค าส งหร อข อม ลเข า และพบว าข อม ลด งกล าวถ กเก บ ไว ในแคชแล ว เร ยกว า พบ (Hit) ถ าไม พบข อม ลท ต องการในแคช เน องจากข อม ลด งกล าวอย ใน หน วยความจา เร ยกว า พลาด (Miss) Hit ratio = Hit / (Hit + Miss) Hit ratio >= 0.9 จะเป นอ ตราท ยอมร บได ซ งเป นการประเม นค าของ การออกแบบหน วยความจาแคช COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 11

12 ค าเฉล ยของเวลาท ใช ในการเข าถ งข อม ลของระบบคอมพ วเตอร สามารถทาให เร วข นได โดยการใช หน วยความจาแคช ถ าอ ตราการพบข อม ลในแคชม ค าส งพอจนกระท งเวลาในการเข าถ งข อม ล ส วนใหญ ของซ พ ย กระท าก บแคชเท าน น ค าเฉล ยในการเข าถ งข อม ลก จะม ค า ใกล เค ยงก บเวลาท ใช ในการเข าถ งข อม ลท อย ในแคช ถ า เวลาในการเข าถ งข อม ลในแคช = 100 ns เวลาในการเข าถ งข อม ลในหน วยความจาหล ก = 1000 ns อ ตราการพบข อม ล = 0.9 ค าเฉล ยเวลาในการเข าถ งข อม ลในแคช = 190 ns ซ งเร วกว าหน วยความจาท ต องใช เวลาถ ง 1000 ns COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 12

13 6.3 การใช ฟ งก ช นในการเช อมโยงข อม ล Mapping COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 13

14 Mapping function เป นฟ งก ช นท ใช ในการเช อมโยงข อม ล ทาหน าท จ ดการการทางานต างๆ ระหว างซ พ ย แคช และหน วยความจาหล ก ฟ งก ช นจะถ กจ ดการหร อใช ในระด บฮาร ดแวร เพราะต องการให ฟ งก ช นน ท างาน ท ความเร วส ง COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 14

15 ค ณสมบ ต ของ Mapping function Placement กลย ทธ ในการวางข อม ล การวางบล อกของข อม ลลงในแคช Replacement กลย ทธ ในการแทนท ข อม ล บล อกท จะนาข อม ลมาแทนท เม อไม ม การพบข อม ลท ต องการในแคช ต องม นโยบายในการอ านและเข ยนข อม ล ว ธ การจ ดการ การอ านและ การเข ยนข อม ลลงในแคช ท ข นอย ก บการ พบและพลาด (Hit & Miss) ของข อม ล COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 15

16 ชน ดของกระบวนการเช อมโยง (Mapping) 1. การเช อมโยงแบบส มพ นธ (Associative mapping) 2. การเช อมโยงแบบโดยตรง (Direct mapping) 3. การเช อมโยงแบบกล มส มพ นธ (Block-set associative mapping) COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 16

17 การจ ดวางหน วยความจาแคช Main memory 32K x 12 CPU Cache memory 512 x 12 COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 17

18 การเช อมโยงแบบส มพ นธ Associative mapping เป นว ธ การท เร วและย ดหย นท ส ดของการจ ดการก บหน วยความจาแคช แคชจะเก บท งแอดเดรสและข อม ลในหน วยความจ า ท าให แคชสามารถเก บข อม ล จากเว ร ดใดก ได จากหน วยความจาหล ก ร จ สเตอร เม อโปรเซสเซอร ต องการข อม ลก จะท าการส งแอดเดรสของข อม ลท ต องการไปให ข อม ลในแคชก จะถ กส บค นเพ อค นหาแอดเดรสท เท าก บท เก บไว ในร จ สเตอร ถ าพบข อม ลขนาด 12 บ ต ท เก บไว ในแอดเดรสด งกล าวก จะถ กอ านออกมา และส งไปให โปรเซสเซอร ถ าไม พบก จะไปส บค นท หน วยความจ าหล ก แอดเดรสและข อม ลท พบในหน วยความจ าหล กก จะถ ก ค ดลอกเข ามาไว ในแคช COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 18

19 Cache Argument register Address (Oct.) Data (Oct.) COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 19

20 Cache Main memory Argument register Address (Oct.) Data (Oct.) Address (Oct.) Data (Oct.) COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 20

21 กรณ ท แคชเต ม ข อม ลและแอดเดรสจะเข าไปแทนท ข อม ลท ไม ต องการแล ว การต ดส นใจว าข อม ลค ใดท จะถ กส บเปล ยนออกไปน น ข นอย ก บ อ ลกอ ร ท มของผ ท ออกแบบระบบ ว ธ การส บเปล ยนท ง ายว ธ หน งก ค อการส บเปล ยนแบบ มาก อน- ออกก อน (First-in First-out: FIFO) COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 21

22 ข อด ของการเช อมโยงแบบส มพ นธ ม ความย ดหย นส ง ใช ความจ ของแคชอย างเต มท ม การเก บบล อกของข อม ลท ใดก ได ท ต องการ COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 22

23 ข อเส ยของการเช อมโยงแบบส มพ นธ เม อม การอ านข อม ลของแคชในแต ละคร ง ฟ งก ช นน จะต องท าการค นหาแอดเดรส ท งหมดภายในแคชให ตรงก บแอดเดรสท อ างอ ง การอ านหร อค นหาแอดเดรสแบบล าด บ (Sequential) เป นส งท ยอมร บไม ได เพราะ เวลาท ใช ในการเข าถ งข อม ลจะช ามาก ข อม ลแอดเดรสท เก บในแคชควรถ กแยกเก บไว ในหน วยความจ าท เก บแอดเดรส โดยเฉพาะ (Content-addressable memory) จะท าให การค นหาข อม ลแบบส มพ นธ เป นไปในล กษณะค ขนานได หน วยความจ าท ม ฟ งก ช นการท างานแบบน จะม ราคาแพงกว าแบบอ นๆ ในเร องของ จ านวนเกตท ใช เพราะต องม การเปร ยบเท ยบข อม ลแบบบ ตต อบ ต พร อมๆ ก นท กบ ตใน หน วยความจาโดยใช เกต XOR การใช งานจ งจาก ดอย แค เพ ยงระบบท ม ขนาดเล ก COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 23

24 การเช อมโยงแบบโดยตรง Direct mapping การเช อมโยงแบบส มพ นธ ก บหน วยความจ าจะม ราคาท ส งเม อเท ยบก บการ เช อมโยงแบบส ม (Random access) เน องจากระบบต องเพ มโปรแกรมในการสร างความส มพ นธ ให ก บการสร าง ความส มพ นธ ท กบล อกข อม ลในแคช การใช หน วยความจ าแคชแบบโดยตรง จะแบ งแอดเดรสของโปรเซสเซอร จาก ท งหมด 15 บ ต ออกเป น 2 ส วน 9 บ ต หล งจะเป นฟ ลด อ นเด กซ (Index) 6 บ ต ท เหล อจะใช เป นแท ก (Tag) ท ใช ในการเปร ยบเท ยบ ถ าม หน วยความจาท งหมด 2 k เว ร ด ในแคช และม หน วยความจ าท งหมด 2 n เว ร ด ในหน วยความจาหล ก จานวน k บ ตแรกเป นอ นเด กซ และ n-k ท เหล อจะใช เป นฟ ลด แท ก COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 24

25 การเช อมโยงแคชแบบโดยตรง เม อม ข อม ลเข ามาใหม คร งแรก บ ตของแท กจะถ กบ นท กค ก บข อม ลจร ง เม อซ พ ย ต องการเร ยกใช ข อม ล ฟ ลด ท เป นอ นเด กซ ก จะถ กน ามาใช เป นแอดเดรส สาหร บการเข าถ งแคช ฟ ลด แท กของแอดเดรสท ซ พ ย ต องการก จะถ กเปร ยบเท ยบก บข อม ลแท กท อย ใน แคช ถ าข อม ลของแท กตรงก นข อม ลท ต องการก จะถ กพบในแคช ถ าข อม ลของแท กไม ตรงก นก จะไม พบข อม ลในแคช และจะต องไปหาข อม ลท ต องการในหน วยความจ า หล กต อไป หล งจากน นข อม ลด งกล าวก จะถ กบ นท กท บไว ในแคชท ต าแหน งเด มพร อมก บแท ก ใหม ข อเส ยค อถ าเก ดบล อกข อม ลท ต องการม แอดเดรสของอ นเด กซ เหม อนก น แต แท ก ไม เหม อนก น จะถ กเร ยกใช งานซ าๆ ก นเป นจานวนมาก COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 25

26 Main memory Cache memory Memory address Data Index address Tag Data Tag Index COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 26

27 การเช อมโยงแคชแบบโดยตรงสาหร บบล อกข อม ล 8 เว ร ด ฟ ลด ท ใช เป นอ นเด กซ จะถ กแบ งออกเป น 2 ส วนค อ ฟ ลด ท แสดงต าแหน ง บล อกข อม ลของ 8 เว ร ด ท งหมด 64 บล อก (64 x 8 = 512) เลขบล อกข อม ลจะถ กก าหนดจากฟ ลด บล อก 6 บ ต และล าด บของเว ร ดจะ ถ กกาหนดโดยใช ข อม ล 3 บ ต ส วนแท กฟ ลด ใน 8 เว ร ด แอดเดรสในบล อกเด ยวก นจะม ค าเท าก น ท กคร งท เก ดการพลาดของข อม ล หร อไม พบข อม ลในแคช ข อม ลท งบล อกท ง 8 เว ร ด จะต องถ กเก บเข ามาจากหน วยความจาหล กและบ นท กไว ในแคช ถ งแม ว าการน าข อม ลท งหมดเข ามาจะเป นการเพ มเวลาบ าง แต อ ตราการพบ ข อม ลจะเพ มมากข นเม อขนาดของบล อกข อม ลใหญ ข น เน องจากการเข ยนข อม ลส วน ใหญ น นจะเป นการเข ยนให ม การท างานแบบล าด บ ซ งท าให เก ดการเก บข อม ลเป น บล อก COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 27

28 การเช อมโยงแคชแบบโดยตรงสาหร บบล อกข อม ล 8 เว ร ด Block 0 Block 1 Index Tag Data Tag Block Word Index Block COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 28

29 การเช อมโยงแคชแบบโดยตรง ม ข อด ตรงท ความง ายของระบบ แต ก ม ข อเส ยตรงท การน าเสนอข อม ลลง แคชในแต ละคร งน นสามารถทาได เพ ยงบล อกข อม ลเด ยวจากในกล มใดกล มหน ง เช น ถ าม บล อกข อม ล 2 บล อกท อย ในกล มเด ยวก นและถ กเร ยกใช งาน ใหม (บางท อาจจะอย ภายในล ปของโปรแกรมเด ยวก น) ก จะท าให ม การย ายบล อก ของข อม ลท งสองบล อกน เข าและออกจากแคชซ าๆ ก น การปร บปร งแคชท ม การเช อมโยงแบบโดยตรงท ส าค ญค อ การยอมหร อ อน ญาตให ม การเก บข อม ลในแคชมากกว า 1 บล อกข อม ลในกล มใดๆ และการ ค นหาบล อกของข อม ลภายในกล มสามารถท าได โดยใช ว ธ แบบส มพ นธ อ กท (Block set associative) COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 29

30 การเช อมโยงแบบกล มส มพ นธ Block-set associative mapping แต ละเว ร ดท อย ในแคชสามารถบ นท กข อม ลท ม ฟ ลด ของอ นเด กซ ท เหม อนก นได มากกว า 1 เว ร ดข นไป ข อม ลจร งของแต ละเว ร ดจะถ กบ นท กพร อมก บแท กของม น และจ านวนของ แท กพร อมข อม ลในหน งเว ร ดจะถ กกาหนดเป นกล ม ฟ ลด อ นเด กซ สามารถก าหนดข อม ลได 2 เว ร ดพร อมแท ก ท าให ต องการแท ก 6 บ ต และเว ร ดของข อม ล 12 บ ต ท งหมด 2 ช ด ท าให ความยาวของเว ร ดม ค า เท าก บ 2(6+12) = 36 บ ต COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 30

31 Index Tag Data Tag Data COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 31

32 การเช อมโยงแบบกล มส มพ นธ อ ตราการพบข อม ลจะด ข น เม อขนาดของกล มใหญ ข น เพราะจะท าให ม จานวนเว ร ดท ม ฟ ลด ของอ นเด กซ เหม อนก นแต แท กท แตกต างก นมากข น อย างไรก ตามการเพ มขนาดของกล มน นก จะท าให ขนาดของแคชเพ มมาก ข นด วย ซ งเป นผลไม ด มากน กสาหร บค าใช จ ายท เพ มข น และย งท าให ระบบต องการ โปรแกรมท ใช ในการเปร ยบเท ยบแท กท ซ บซ อนมากข นด วย COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 32

33 6.4 การจ ดการด านอ นๆ ของแคช COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 33

34 การส บเปล ยนข อม ล Replacement การเช อมโยงแบบโดยตรง บล อกของข อม ลจะม เพ ยงต วเล อกเด ยวเท าน น ค อบล อกท อย ในตาแหน งของฟ ลด อ นเด กซ ท ต องการน นเอง การเช อมโยงแบบส มพ นธ และกล มส มพ นธ อ ลกอร ท มการส บเปล ยนข อม ลย งเป นส งท ต องการและน าสนใจมาก ในการท เราจะได แคชท ม ความเร วส ง ว ธ การส บเปล ยนจะต องกระทาภายในฮาร ดแวร ด วย COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 34

35 อ ลกอร ท มการส บเปล ยนข อม ล ว ธ ส บเปล ยนแบบใช น อยท ส ดออกไปก อน (LRU) ค อการส บเปล ยนเอาบล อกข อม ลท อย ในแคชนานท ส ดและไม ได ถ กเร ยกใช ในช วงเวลาท ผ าน มาเลยออกไปก อน โดยให แต ละเว ร ดม บ ตพ เศษท เร ยกว า USE bit เม อม การเร ยกใช เว ร ดในแคชแถวใดก เปล ยน บ ตให เป น 1 และกาหนดบ ตท เหล อของเว ร ดอ นๆ ในแถวน นเป น 0 ว ธ ส บเปล ยนแบบเข ามาก อนออกก อน (FIFO) ส บเปล ยนบล อกของข อม ลท อย ในแคชนานท ส ดออกไป ใช เทคน คของบ ฟเฟอร ท เป นวงรอบ (Round-robin) COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 35

36 อ ลกอร ท มการส บเปล ยนข อม ล ว ธ ส บเปล ยนข อม ลท ใช จานวนคร งน อยท ส ดออกไปก อน (Least Frequency Used : LFU) สามารถทาได โดยใช ต วน บสาหร บเว ร ดแต ละต ว ว ธ การส บเปล ยนแบบส ม ไม ข นอย ก บบ นท กของการใช งานบล อกข อม ลว ามากน อยเพ ยงใด ไม ได ช วยให แคชทางานม ประส ทธ ภาพเพ มข นมากน ก เม อเปร ยบเท ยบก บการนาบ นท กของ การใช งานเป นป จจ ยในการค ดเล อกบล อกของข อม ล COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 36

37 การเข ยนข อม ล Write policy การเข ยนต องถ กกระท าในเว ร ดท อย ในแคช และท าการเปล ยนค าแอดเดรสใน หน วยความจาหล กด วย ย งม ป จจ ยอ นๆ ท ทาให หน วยความจ าหล กม การเปล ยนแปลงข อม ล และแคชก จะต องทาการอ ปเดทค าของข อม ลด วย เน องจากม อ ปกรณ ท มากกว า 1 ท สามารถเข าถ งหน วยความจ าได เช น I/O Module ท สามารถอ าน/เข ยนข อม ลในหน วยความจ าหล กโดยตรง ถ าอ ปกรณ ท าการ เปล ยนข อม ลในหน วยความจาหล ก โดยไม ม การอ พเดทข อม ลในแคช ข อม ลก จะไม ถ กต อง ระบบท ม ซ พ ย มากกว า 1 และในแต ละต วม แคชแยกเป นของต วเอง เม อม การ เปล ยนแปลงข อม ลหน งในแคช อาจจะทาให ข อม ลในแคชอ นๆ ผ ดพลาดไปด วย COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 37

38 การเข ยนท งหมด Write through เป นว ธ ท ง ายท ส ดและใช งานมากท ส ด ค อให ม การปร บปร งข อม ลใน หน วยความจาหล กท กคร งท ม การเข ยนข อม ลเก ดข น พร อมก บอ พเดทข อม ลท อย ใน แคชท ม แอดเดรสตรงก น ข อด ค อข อม ลท อย ในหน วยความจ าหล กน นจะม ข อม ลท ตรงก บข อม ลท อย ในแคช การท างานแบบน เป นส งท ส าค ญอย างหน งในระบบท ม การเข าถ ง หน วยความจาแบบโดยตรง ซ งจะทาให ข อม ลท อย ในหน วยความจ าหล กถ กต องและ พร อมใช งานได ตลอดเวลา COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 38

39 การเข ยนท หล ง Write back การปร บเปล ยนข อม ลจะกระทาในแคชเท าน น แต ตาแหน งของข อม ลด งกล าวก จะถ กบ นท กโดยอาจจะใช บ ตพ เศษท เร ยกว า flag ท าการก าหนดว าเม อน าเว ร ดน นออก จากข อม ลเม อใด ก จะต องทาการอ พเดทข อม ลท อย ในหน วยความจาด วย เหต ผลค อตลอดเวลาท บล อกของข อม ลอย ในแคช ข อม ลอาจจะถ กแก ไข เปล ยนแปลงได หลายๆ คร ง โดยท ไม ต องก งวลว าข อม ลในหน วยความจ าจะไม ถ กต อง อย างไร เพราะการเร ยกใช ข อม ลในตาแหน งน นก ถ กเร ยกจากแคชอย างเด ยวอย แล ว เป นการประหย ดเวลาในการปร บปร งข อม ล แต ม ข อเส ยค อการเข าถ งข อม ล จากอ ปกรณ I/O จะต องกระทาผ านแคชเท าน น ซ งจะท าให แผงวงจรเก ดการซ บซ อนมาก ข นและเก ดความค บค งของข อม ลได COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 39

40 จานวนของแคช หน วยความจ าแบบแคชท น ามาใช คร งแรกน นในระบบจะม แคชเพ ยง 1 ต วเท าน น ต อมาการใช แคชหลายๆ ต วได กลายมาเป นบรรท ดฐานมากข น การออกแบบระบบท ม แคชมากกว า 1 ต วน น ม ส งท จะต องค าน งถ ง 2 อย าง จานวนลาด บช นของแคช การใช แคชแบบเก บข อม ลรวมหร อแบบแยก COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 40

41 แคชท ม หลายลาด บช น เน องจากการออกแบบแผงวงจรได ถ กพ ฒนาข นเข าส ข น VLSI ท าให สามารถสร าง แคชให อย บนช พของซ พ ย ได (on-chip cache) เม อเราทาการเปร ยบเท ยบแคชท ม การเข าถ งโดยการใช บ สพบว า แคชท อย บนช พ น นสามารถลดเวลาในการเข าถ งข อม ลท ผ านบ สได อย างมาก ท าให การเร ยกใช ค าส งม ความ รวดเร ว และการทางานโดยรวมของระบบม ประส ทธ ภาพเพ มข น เม อพบค าส งหร อข อม ลท อย ในแคชออนช พ ก ไม ม ความจ าเป นท จะต องเข าถ ง ข อม ลผ านบ ส เพราะว าเส นทางของข อม ลภายในซ พ ย ย อมส นและเร วกว าเส นทางท ผ านบ ส ได อ ก นอกจากน นเส นทางข อม ลของบ สก จะว างและสามารถน าไปใช ส งผ านข อม ลอ นๆ COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 41

42 เหต ผลท ต องม แคชระด บท สอง ถ าไม ม แคชภายนอก (L2) และซ พ ย เร ยกใช ข อม ลท ไม ม อย ใน L1 ซ พ ย ก ต อง เข าถ งข อม ลท อย ในหน วยความจาหล ก เช น DRAM ผ านทางบ ส ความเร วของบ สช าและการเข าถ งหน วยความจาหล กช าก จะทาให ประส ทธ ภาพ การทางานของระบบต าลง ถ านาแคชภายนอก เช น L2 SRAM มาใช ข อม ลท ไม ม ใน L1 สามารถได ร บจาก L2 และถ า SRAM ม ความเร วพอๆ ก บความเร วของบ ส ก จะทาให ซ พ ย ทางานได ท นท โดยไม ต องรอ COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 42

43 ข อควรคาน งถ งในการออกแบบแคชท ม หลายลาด บช น การออกแบบแคช L2 ส วนใหญ จะไม ใช เส นทางบ สของระบบเช อมต อ ระหว าง L2 ก บซ พ ย แต จะใช เส นทางของข อม ลแยกต างหาก เพ อเป นการลดการ ค บค งของข อม ลท ม อย ในบ สของระบบ เน องจากเทคโนโลย นาโนเทคโนโลย ก าวหน าข น เราสามารถออกแบบให แคช L2 มาวางอย บนช พได เช นเด ยวก น ซ งจะท าให ประส ทธ ภาพการท างานของ ระบบเร วย งข นไปอ ก อย างไรก ตามการออกแบบแคชแบบล าด บค อนข างท จะซ บซ อนมาก และ การออกแบบจะต องม ความส มพ นธ ก นท งในเร องของขนาดของแคชในแต ละช น ว ธ การส บเปล ยน และว ธ ท ใช ในการเข ยนข อม ล COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 43

44 การใช งานแคชแบบเก บข อม ลรวม โดยปกต แล วแคชท เก บข อม ลรวมน น จะม อ ตราการพบข อม ลมากกว า แคชท เก บข อม ลแบบแยกประเภท การใช งานจะสมด ลระหว างค าส งและข อม ลท ถ กเร ยกใช โดยอ ตโนม ต ถ า โปรแกรมท าการเร ยกใช ค าส งมากกว าการเร ยกใช ข อม ล แคชก จะเก บค าส งไว ใน แคชท งสอง ทาให อ ตราการพบข อม ลเพ มมากข น การออกแบบแคชแบบรวมน นง ายท งการออกแบบและการนาไปใช COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 44

45 การใช งานแคชแบบเก บข อม ลแยก เทคโนโลย จะม งไปหาการออกแบบแคชแบ งแยกประเภทของข อม ล มากกว าแบบรวม ในระบบท เน นการเร ยกใช ค าส งแบบขนานและการด งค าส งท คาดหมายไว ล วงหน ามาใช งาน ม ข อด ตรงท เราสามารถลดการแข งข นของแคชในการเร ยกน าข อม ลเข า/ แปลข อม ลก บการเร ยกใช ค าส งได ซ งเป นห วใจของการออกแบบของการเร ยกใช คาส งแบบขนานท เร ยกว า Pipeline น นเอง COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 45

46 การเร มต นใช งานของแคช เร มต นเม อม กระแสไฟฟ าเข าไปเล ยงระบบคอมพ วเตอร หร อเม อหน วยความจาถ กโหลดโปรแกรม เร มต นมาจากหน วยความจาอ นๆ เช น ROM หล งจากระบบเร มทางาน แคชจะถ กกาหนดให ว างเปล า แต ในความเป นจร งแล วแคชจะม ข อม ลท เป นขยะอย ข างใน ด งน นเราต องเพ มบ ตพ เศษ (valid bit) เข าไปในแต ละเว ร ดท อย ในแคช เป นต ว ตรวจสอบความถ กต องของข อม ล แคชอาจจะเร มต นด วยการกาหนดบ ตตรวจสอบของข อม ลว าเว ร ดด งกล าวเป น 0 และบ ตตรวจสอบ ข อม ลจะถ กกาหนดเป น 1 ก ต อเม อม บล อกของข อม ลถ กโหลดเข ามาจากหน วยความจาหล กและเก บ ไว ในเว ร ดด งกล าง และม ค าเป น 1 ตลอดไปจนกระท งแคชถ กเร มทางานใหม หร อม การร สตาร ทเคร อง การนาบ ตตรวจสอบความถ กต องมาใช งาน หมายความว าเว ร ดในแคชด งกล าวจะไม ถ กส บเปล ยน โดยบล อกของข อม ลใหม ถ าบ ตตรวจสอบความถ กต องม ค าเท าก บ 0 แต ข อม ลด งกล าวสามารถเข าไป แทนท ข อม ลน นได ท นท เพราะเป นข อม ลท ไม ถ กต อง COMPUTER ARCHITECTURE AND ORGANIZATIONS - (C) 2013 CHAKRI PHITPHIBUN 46